Povećanje tolerancije greške ADC AD7799

##plugins.themes.bootstrap3.article.main##

Artem Basko Elena Ponomaryova

Apstrakt

Pri dizajniranju bilo kojeg automatskog sistema upravljanja procesima, za mnoge industrije nemoguće je isključiti upotrebu analogno-digitalnih pretvarača. Standardni 5V logički nivoi CMOS-a i TTL-a postupno se smanjuju na 3.3V logičke nivoe LVTTL-a, a zatim na 2.5V i 1.8V logičke nivoe CMOS-a, kako bi se povećala brzina integriranih kola. U skladu s tim, zahtevi za takvim pokazateljima kao što su tačnost, brzina, greške u kvantizaciji i u većini slučajeva tolerancija grešaka u procesu pretvaranja signala su sve veći. Cilj rada je primeniti i u praksi rešiti dvosmislenost ADC signala tokom prenosa podataka s ADC-a na mikrokontroler kako bi se prilagodio stabilnom načinu rada, predlaže se korišćenje niskopropusnog filtra na bazi RC sklopa u digitalnom delu kola. Sastavljen je ispitni sto, a pomoću modelirajućeg okruženja MATLAB Simulink testiran je LPF filter. Pravi eksperiment na ispitnom stolu je takođe izveden. To pokazuje da je primena niskopropusnog RC filtra u digitalnom delu električnog kola efikasna metoda. Ovde je takođe opisano kako odabrati RC filter.

##plugins.themes.bootstrap3.article.details##

Kako citirati
BASKO, Artem; PONOMARYOVA, Elena. Povećanje tolerancije greške ADC AD7799. Zbornik Međunarodne konferencije o obnovljivim izvorima električne energije – MKOIEE, [S.l.], v. 8, n. 1, p. 287-293, nov. 2020. Dostupno na: <http://izdanja.smeits.rs/index.php/mkoiee/article/view/6150>. Datum pristupa: 11 apr. 2021
Sekcija
Aplikacije i usluge

Reference

[1] Brarua, A., M. Tausiff, Code width built-in self-test circuit for 8-bit pipelined ADC, IEEE, (2011), pp. 287-291.
[2] Oh, S., K. Kim, H. Chae, Bandpass ΔΣ ADC using pipelined SAR ADC, Electronics Letters, 56 (2020), 10, 480.
[3] Sarma, V., B.D. Sahoo, Pipelined ADC based design of bandpass Delta Sigma-ADC, Electronics Letters, 49 (2013), 10, pp. 646-648.
[4] O’Hare, D., A. Scanlan, E. Thompson, B. Mullane, Bandwidth Enhancement to Continuous-Time Input Pipeline ADCs, IEEE Transactions on Very Large Scale Integration, 26 (2017), 2, pp. 404-415.
[5] Lee, C., M.P. Flynn, A SAR-assisted two-stage pipeline ADC, IEEE Journal of Solid-State Cir-cuits, 46 (2011), 4, pp. 859-869.
[6] Fan, H., Y. Liu, Q. Feng, A Reliable Bubble Sorting Calibration Method for SAR ADC, AEU-International Journal of Electronics and Communications, 122 (2020), p. 153.
[7] Thompson, M., Intuitive Analog Circuit Design, Newnes, New York, USA, 2014.
[8] Rao, K., Signals and Systems, Birkhauser, Cham, Switzerland, 2018.
[9] Molnar, G., M. Vucic, Bernoulli Low-Pass Filters, Circuits and Systems II: Express Briefs, 9 (2014), 5, pp. 1-5.
[10]Soltan, A., A. Radwan, A.M. Soliman, Fractional Order Sallen–Key and KHN Filters: Stability and Poles Allocation, Circuits Systems and Signal Processing, 34 (2014), 5, pp. 1461-1480.
[11]Serra, H., N. Paulino, Design of Switched-Capacitor Filter Circuits using Low Gain Amplifiers, Springer, Cham, Switzerland, 2015.
[12]Suresh, R.D., Signals and Systems in Biomedical Engineering, Springer, Boston, Canada, 2013.
[13]Miura, G., Noise reduction, Nature Chemical Biology, 16 (2020), 2, p.106.
[14]Chen, W., The Regularized Low Pass Filter, Journal of Signal and Information Processing. 5 (2014). 1. pp. 14-16.
[15]Yu, F., J. Lu, Symmetry in digital signal processing, Nanjing Li Gong Daxue Xuebao/Journal of Nanjing University of Science and Technology, 42 (2018), 5, pp. 615-621. [16]Sengupta, S., Handbook for Digital Signal Processing Technometrics, Technometrics, 34 (2012), 4, p. 430.